

Family list

1 family member for:

JP2000340562

Derived from 1 application.

**1 SEMICONDUCTOR DEVICE AND MANUFACTURE
THEREOF**

Publication info: **JP2000340562 A** - 2000-12-08

Data supplied from the **esp@cenet** database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

06754697 **Image available**

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.: 2000-340562 [JP 2000340562 A]

PUBLISHED: December 08, 2000 (20001208)

INVENTOR(s): ITO FUMITOSHI

 OTAKE ATSUSHI

 KOBAYASHI KINYA

APPLICANT(s): HITACHI LTD

APPL. NO.: 11-150894 [JP 99150894]

FILED: May 31, 1999 (19990531)

INTL CLASS: H01L-021/318; H01L-021/66; H01L-021/768; H01L-029/78

ABSTRACT

PROBLEM TO BE SOLVED: To provide a nitride film which is capable of
of
restraining a semiconductor device from varying in characteristics.

SOLUTION: In a semiconductor device, where a silicon nitride film is used
as an insulating film 4, a silicon nitride film which has Si-N bonds as
a
main structure and Si-NH₂ bonds as an auxiliary is used as the silicon
nitride film. In the silicon nitride film, an Si-N bond peak intensity
is
set 1,000 times or larger in integrated intensity as an Si-NH₂ bond peak
intensity based on FTIR absorption spectrum. The nitride film is formed
through a plasma CVD method which is preferably carried out at
a
temperature of 480° C or higher, using a reaction gas that is free of
amino groups or lessened in amino group content so as to lessen free
hydrogen in the film.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2000-340562
(P2000-340562A)

(43)公開日 平成12年12月8日(2000.12.8)

(51)Int.Cl. ⁷	識別記号	F I	テマコード [*] (参考)
H 0 1 L	21/318	H 0 1 L 21/318	B 4 M 1 0 6
	21/66	21/66	5 F 0 3 3
	21/768	21/90	K 5 F 0 4 0
	29/78	29/78	3 0 1 N 5 F 0 5 8

審査請求 未請求 請求項の数9 O L (全 6 頁)

(21)出願番号 特願平11-150894

(22)出願日 平成11年5月31日(1999.5.31)

(71)出願人 000005108
株式会社日立製作所
東京都千代田区神田駿河台四丁目6番地
(72)発明者 伊藤 文俊
東京都小平市上水本町五丁目20番1号 株
式会社日立製作所半導体グループ内
(72)発明者 大嶽 敦
茨城県日立市大みか町七丁目1番1号 株
式会社日立製作所日立研究所内
(74)代理人 100083552
弁理士 秋田 収喜

最終頁に続く


(54)【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 特性変化を抑制することが可能な窒化膜を形成する。

【解決手段】 窒化珪素膜を絶縁膜として用いた半導体装置において、前記窒化珪素膜として、Si-N結合を主構造とし、Si-NH₂結合を従としたものを用いる。前記窒化珪素膜として、FTIR吸収スペクトルにてSi-N結合強度ピークの積分強度をSi-NH₂結合ピークの積分強度の1000倍以上としたものを用いる。また、前記窒化膜を、アミノ基を含まない若しくは低減させた反応ガスを用いたプラズマCVDによって成膜を行ない、膜中の遊離水素を低減させる。前記窒化膜を、480℃以上のプラズマCVDによって成膜を行ない。

図 1



【特許請求の範囲】

【請求項 1】 窒化珪素膜を絶縁膜として用いた半導体装置において、前記窒化珪素膜として、 $\text{Si}-\text{N}$ 結合を主構造とし、 $\text{Si}-\text{NH}_2$ 結合を従としたものを用いたことを特徴とする半導体装置。

【請求項 2】 窒化珪素膜を絶縁膜として用いた半導体装置において、前記窒化珪素膜として、FTIR吸収スペクトルにて $\text{Si}-\text{N}$ 結合強度ピークの積分強度を $\text{Si}-\text{NH}_2$ 結合ピークの積分強度の1000倍以上としたものを用いたことを特徴とする半導体装置。

【請求項 3】 前記窒化膜を半導体基板主面に形成した素子を覆う保護膜として用いたことを特徴とする請求項 1 又は請求項 2 に記載の半導体装置。

【請求項 4】 前記窒化膜をエッチング加工のストップとして用いたことを特徴とする請求項 1 乃至請求項 3 の何れか一項に記載の半導体装置。

【請求項 5】 前記窒化膜を最終保護絶縁膜として用いたことを特徴とする請求項 1 乃至請求項 4 の何れか一項に記載の半導体装置。

【請求項 6】 窒化膜を有する半導体装置の製造方法であって、前記窒化膜を、アミノ基を含まない若しくは低減させた反応ガスを用いたプラズマCVDによって成膜を行ない、膜中の遊離水素を低減させたことを特徴とする半導体装置の製造方法。

【請求項 7】 窒化膜を有する半導体装置の製造方法であって、前記窒化膜を、 480°C 以上のプラズマCVDによって成膜を行ない、膜中の遊離水素を低減させたことを特徴とする半導体装置の製造方法。

【請求項 8】 前記プラズマCVDの反応ガスが $\text{SiF}_4 + \text{N}_2$ であることを特徴とする請求項 6 又は請求項 7 に記載の半導体装置の製造方法。

【請求項 9】 前記プラズマCVDの反応ガスにハロゲンガスを添加することを特徴とする請求項 6 乃至請求項 8 の何れか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、窒化珪素膜を有する半導体装置に関するものである。

【0002】

【従来の技術】半導体装置では素子或いは配線間等を分離絶縁するために種々の絶縁膜が用いられている。こうした絶縁膜として窒化珪素は、アルカリイオンの侵入を防止し、水分に対して強い阻止能力があることから、最終保護膜等に用いられている。窒化珪素膜を通常のCVDによって形成するためには、 700°C 以上に加熱する必要がある。より低温で形成するためにプラズマを発生させてガス分子を活性状態に励起させるプラズマCVD

技術がある。これを用いれば 400°C 以下の低温で高速に窒化珪素膜を堆積させることができる。

【0003】

【発明が解決しようとする課題】半導体装置では、種々の要因によって特性の不安定を生じることが有る。例えば、MISFETでは、微細化に伴うシリコン内部の電界の増加によって高いエネルギーを得た電子と正孔がゲート絶縁膜中に飛込み、MISFETのしきい値を変化させることがある。こうしたしきい値変化に関して、最終保護膜の種類によって変動の度合いが異なり、これは最終保護膜として用いた窒化珪素膜からの水素の影響ではないかとする報告が化学工学会CVD特別研究会資料(1998. 10. 30)に記載されている。

【0004】また、MISFETでは、電流を流さなくても、電圧を印加するだけでしきい値が変動する場合がある。例えばゲートに負電圧を印加し比較的高温で放置するとしきい値が変動する負バイアス温度不安定性(NBTI: Negative Bias Temperature Instability)と呼ばれている。この不安定性については、前述の最終保護膜として用いた窒化珪素膜からの水素の影響の他、BPSG膜に含まれる水分の影響とも考えられる。

【0005】更に、二層ゲート構造の不揮発性記憶素子の記憶保持特性が最終保護膜の種類によって異なり、窒化珪素膜を用いた場合の劣化が大きいことが報告されている。

【0006】半導体装置に窒化珪素膜を用いた場合の特性変化については、窒化珪素に含まれる水素の影響が考えられるが、窒化珪素膜では SiH 或いは NH 等の形態で水素が含有されているので、何の水素が不安定要因となっているのか特定が難しいので定性的な評価が行えず、このため単体での膜質評価が不可能であり、デバイス完成後にテストを行なうことによって、結果的に膜質評価をせざるを得ず、寿命予測が困難であった。

【0007】本発明の課題は、前述した問題を解決し、特性変化を抑制することが可能な窒化膜を形成することが可能な技術を提供することにある。本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

【0008】

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。窒化珪素膜を絶縁膜として用いた半導体装置において、前記窒化珪素膜として、 $\text{Si}-\text{N}$ 結合を主構造とし、 $\text{Si}-\text{NH}_2$ 結合を従としたものを用いる。窒化珪素膜を絶縁膜として用いた半導体装置において、前記窒化珪素膜として、FTIR吸収スペクトルにて $\text{Si}-\text{N}$ 結合強度ピークの積分強度を $\text{Si}-\text{NH}_2$ 結合ピークの積分強度の1000倍以上としたものを用いる。

【0009】窒化膜を有する半導体装置の製造方法であ

って、前記窒化膜を、アミノ基を含まない若しくは低減させた反応ガスを用いたプラズマCVDによって成膜を行ない、膜中の遊離水素を低減させる。窒化膜を有する半導体装置の製造方法であって、前記窒化膜を、480℃以上のプラズマCVDによって成膜を行ない、膜中の遊離水素を低減させる。

【0010】以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0011】

【発明の実施の形態】（実施の形態1）図1は、本実施の形態の半導体装置の要部を示す縦断面図である。図中、1は単結晶シリコン等の半導体基板であり、2は半導体基板1主面に形成されたドレイン領域、ソース領域であり、3は半導体基板主面1上にゲート絶縁膜4を介して形成され、多結晶シリコン層或いは多結晶シリコン層に高融点金属珪化膜或いは金属膜を積層したゲート電極であり、5は半導体基板主面に形成された素子であるMISFETを覆う低水素の窒化珪素膜からなる保護膜である。MISFETには、例えば酸化珪素からなる層間絶縁膜6を介して、半導体基板1上に形成された金属配線層7が接続され、配線層7は例えばBPSG或いは通常の窒化珪素を用いた保護絶縁膜8によって覆われている。

【0012】本実施の形態では、半導体基板1主面に形成された素子であるMISFETは、低水素の窒化珪素からなる保護膜5によって被覆され、保護膜5の上に層間絶縁膜6、配線層7、保護絶縁膜8が形成されている。このため、例えば保護絶縁膜8中に含まれた不安定な水素に起因する素子への影響を低減することが可能であり、また、保護膜5自体が、半導体基板主面に形成された素子へ影響を与えることも防止することができる。

【0013】更に、この保護膜5は層間絶縁膜6の酸化珪素とのエッチングレートの違いを利用したSAC（Self Align Contact）のエッチングストップとして用いることが可能である。水素に起因する問題を回避することが可能なのでストップとして素子の近傍にて使用することができる。従って、例えばサイドウォール9を低水素の窒化珪素によって形成し、配線層7とドレイン領域、ソース領域2とのコンタクト形成の際のSACで、開口がサイドウォール9にかかってもサイドウォール9が削られることがない。

【0014】また、保護膜5は、図2に示すようにダマシン構造のストップとしても使用することができる。図2では半導体基板1主面上に保護膜10を形成しこの保護膜10上に配線層11を形成する。この配線層11を覆う層間絶縁膜12を形成してCMPにより平坦化した後に保護膜13によって全面を覆い、更に層間絶縁膜14、保護膜15、層間絶縁膜16、保護膜17を積層す

る。保護膜10、13、15、17には低水素の窒化珪素を用い、層間絶縁膜12、14、16には酸化珪素を用いる。

【0015】そして、ダマシン構造の配線層18は、先ず保護膜17をエッチングし、次に層間絶縁膜16をエッチングする。この際に層間絶縁膜16の酸化珪素と保護膜15の窒化珪素とのエッチングレートの差によって過剰なエッチングを防止することができる。

【0016】同様に層間絶縁膜14のエッチングの際にも、層間絶縁膜14の酸化珪素と保護膜13の窒化珪素とのエッチングレートの差によって過剰なエッチングを防止することができる。これらのエッチングによって形成された溝に配線層18となる金属を埋め込みCMPなどによって平坦化してダマシン構造の配線層18が形成される。

【0017】低水素の窒化珪素からなる保護膜10、13、15、17を設けることによって、各層に存在する遊離水素の拡散が防止されるので、半導体基板1主面に形成されている素子への遊離水素による影響を回避することができる。

【0018】また、本実施の形態の低水素の窒化珪素膜を、図3に示すように半導体装置全体を保護する最終保護膜19として用いてもよい。この場合には、防水性に優れた窒化珪素を最終保護膜19として用いることによって、半導体装置への水分の侵入を防止し、かつ半導体基板1主面に形成された素子への遊離水素による影響を与えない。

【0019】本実施の形態の低水素の窒化珪素膜としては、Si-N結合を主構造とし、Si-NH₂結合を従としたものを用い、より望ましくは、FTIR吸収スペクトルにてSi-N結合強度ピークの積分強度をSi-NH₂結合ピークの積分強度の1000倍以上としたものを用いる。また、低水素とは単に物理的な量ではなく遊離水素の量をも含むものである。

【0020】本発明者はプラズマCVDによる窒化珪素膜中に含まれる各種の水素量とNBT寿命とを従来の評価項目に基づいて測定した。その結果は図4の表に示されているように、NBT寿命と相関関係を示す評価項目は見つけられなかった。そこで、本発明者はNH₂のピーク強度に着目し、NBT寿命との関連を調べ、その結果を図5の表に示す。この表では定量化のためにSi-Nピーク強度で規格化してあるが、NH₂のピーク強度が小さいほどNBT寿命が長く相関関係にあることが判る。

【0021】また、図6乃至図9に各吸収帯積分値とNBT寿命との関係を測定したグラフを示す。図7に示す、NH₂ピークである1500/cm吸収帯積分値とNBT寿命との間に相関関係があり、他のピーク強度との間には相関関係が見られない。

【0022】この結果から、NH₂ピーク強度を測定す

ることによってNBT寿命を予測することが可能となる。即ち、単体での膜質評価が可能となるため、デバイス完成後にテストを行なわざるを得なかった従来の技術と比較して、デバイス完成前により迅速に膜質の評価が行なえる。

【0023】また、このような低水素の窒化珪素膜の製造方法としては、水素フリーの反応系、例えば $\text{SiH}_4 + \text{N}_2$ 系の反応ガスを用いたプラズマCVDによって成膜する。従来のアンモニアを含む例えば $\text{SiH}_4 + \text{NH}_3 + \text{N}_2$ 系の反応ガスを用いたCVDによって成膜した場合には NH_2 ピーク強度が高くなってしまう。

【0024】また、プラズマCVDでは通常 400°C 以下で成膜を行なうが、低水素とするために 480°C 以上で成膜する。 480°C であれば、配線にアルミニウムを用いた場合にも適用することが可能であるが、配線材料により耐熱性があれば 500°C 程度の温度で成膜すれば更に膜質が向上する。なお、ここでの温度はヒータの設定温度であり、実際のウェハの温度は通常この設定温度より約 50°C 程度下がった温度となっている。

【0025】また、低水素化するためには、反応ガスにハロゲンガスを添加することによって、水素の脱離を促進することも有効である。

【0026】以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

【0027】

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

(1) 本発明によれば、低水素の窒化珪素膜を形成することができるという効果がある。

(2) 本発明によれば、上記効果(1)により、遊離水

素の影響による特性の変化を防止することができるという効果がある。

(3) 本発明によれば、絶縁膜単体での膜質評価が可能となるという効果がある。

(4) 本発明によれば、上記効果(3)により、デバイス完成前にテストを行なうことによって膜質評価を迅速に行なうことができるという効果がある。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体装置の要部を示す縦断面図である。

【図2】本発明の一実施の形態である半導体装置の要部を示す縦断面図である。

【図3】本発明の一実施の形態である半導体装置の要部を示す縦断面図である。

【図4】各種の水素量とNBT寿命とを測定した結果を示す表である。

【図5】 NH_2 のピーク強度とNBT寿命との関連を示す表である。

【図6】吸収帯積分値とNBT寿命との関係を測定したグラフである。

【図7】吸収帯積分値とNBT寿命との関係を測定したグラフである。

【図8】吸収帯積分値とNBT寿命との関係を測定したグラフである。


【図9】吸収帯積分値とNBT寿命との関係を測定したグラフである。

【符号の説明】

1…半導体基板、2…ソース領域、ドレイン領域、3…ゲート電極、4…ゲート絶縁膜、5、10、13、15、17…保護膜、6、12、14、16…層間絶縁膜、7、11…配線層、8…保護絶縁膜、9…サイドウォール、18…ダマシン構造配線層、19…最終保護膜。


【図1】

図1




【図2】

図2



【図3】



【図4】


図4
NBT寿命とPSiN膜中水素量測定結果

仕様	NBT寿命 「任意強度」 [a.u.]	膜中水素濃度測定結果							TDS 「任意強度」 [a.u.] H2
		FTIR RESULT 任意強度[a.u.]							
		As Depo			アニール後				
		Si-H	N-H	Total H	Si-H	N-H	Total H		
A	1.00E+0.8	1.49	9.57	11.06	0.00	9.57	9.57	0.66	
B	1.00E+0.7	11.49	2.59	14.08	7.13	1.55	8.68	3.10	
C	1.00E+0.4	10.68	3.64	14.32	4.46	0.00	4.46	3.42	
D	1.00E+0.3	2.68	6.94	9.62	1.97	6.78	8.75	0.93	

Si-H, N-Hはそれぞれ $\sim 2170\text{cm}^{-1}$, $\sim 3350\text{cm}^{-1}$ ピークの積分強度より換算
TDS測定値は 1000°C までの積分値

【図6】

図6



【図5】


図5

NBT寿命とPSiN中のNH2強度比較

仕様	NBT寿命 [任意強度] [a.u.]	FTIR積分強度[a.u.]		
		-NH2ピーク [1400~1650 cm^{-1}] B	Si-Nピーク [750~1100 cm^{-1}] A	B/A [$\times 1000$]
A	1.00E+0.8	0.011	17.04	0.65
B	1.00E+0.7	0.013	9.50	1.37
C	1.00E+0.4	0.034	10.41	3.27
D	1.00E+0.3	0.031	13.09	2.37


【図7】

図7




【図8】

図8



【図9】

図9



フロントページの続き

(72)発明者 小林 金也

茨城県日立市大みか町七丁目1番1号 株
式会社日立製作所日立研究所内

F ターム(参考) 4M106 AA12 AA20 AB01 CA70 CB03
DH13 DJ18 DJ20
5F033 KK01 MM02 NN40 QQ09 QQ25
QQ37 QQ48 RR04 RR06 SS01
SS02 SS15 TT01 TT02 TT08
WW03 XX00 XX01
5F040 DA06 DC01 EC01 EC07 EC12
EC13 EH05 EJ07 EJ08 EJ09
EL02 EL06 FC00 FC10
5F058 BC08 BF07 BF23 BF24 BF30
BF34 BJ01 BJ03 BJ10